花岗小岩
发表于 2019-9-24 15:36:00
Altium designer规则设置
在进行布局的过程中发现有报错的情况，我对规则的设定不是很熟悉，希望能够找到报错的原因：
1、FPGA芯片的封装由几部分组成，在绘制版图的时候是否应当把各个部分的封装叠加到一起？
2、在FPGA的封装报错：
请问是哪里出错了？
3、单个器件的封装出现问题（cap）
请问应当如何解决这些报错的问题？
mirage
发表于 2019-9-24 16:06:26
谢谢分享
luchonghui74
发表于 2019-9-24 16:29:59
学习！学习！
liqingyundmtech
发表于 2019-9-24 20:41:09
谢谢楼主分享
liqingyundmtech
发表于 2019-9-24 20:41:30
谢谢楼主分享
hbjsss
发表于 2019-9-24 22:06:10
kanxue_nmg
发表于 2019-9-25 07:25:06
sun5304
发表于 2019-9-25 07:37:52
郑先生
发表于 2019-9-25 08:12:44
io357
发表于 2019-9-25 08:27:57
1.一个元件应该是一个封装
2.看错误是Top层表贴焊盘与铺铜短路； 还有一个错误是元件间距小于10mil；
3.电容的的1脚和2脚封装库就是短路的？