wever 发表于 2020-8-18 09:11:13

AD18中这两个叠在一起不报错，这是怎么做出来的，求大神

下图中是在AD18的PCB里面别人把2个封装叠在一起，但又没报错，封装既没有被打散，也没有在Component Clearance里面取消那个检测的勾，更不是把两个封装做在一个封装里面，那这两个封装是怎么叠在一起又没报错的呢？更奇怪的是这两个封装竟然都叫U3,求大神指教这是怎么做出来的

单枪舞九州 发表于 2020-8-18 09:31:41

支持

轻微1213 发表于 2020-8-18 09:43:56

看看！

kualong05 发表于 2020-8-18 10:49:36

不知道原理，但是为了不报错，做成一个封装不好吗。或者自己做的，不去理会这个错误

wever 发表于 2020-8-18 10:54:03

回 kualong05 的帖子

kualong05:不知道原理，但是为了不报错，做成一个封装不好吗。或者自己做的，不去理会这个错误 (2020-08-18 10:49) images/back.gif

要不报错，方法很多，但是我想要的是别人怎么做到这个效果的，不然总不知道

lipan 发表于 2020-8-18 11:06:16

lipan 发表于 2020-8-18 11:10:30

在规则里面-component clearance 里再新建一个规则，指定你适用的位号，设置水平和竖直方向为0mil。

wever 发表于 2020-8-18 14:37:33

回 lipan 的帖子

lipan:在规则里面-component clearance 里再新建一个规则，指定你适用的位号，设置水平和竖直方向为0mil。 (2020-08-18 11:10) images/back.gif

这个图中不是这么操作的，我主要是想知道别人这个到底是怎么操作的

kirk_x 发表于 2020-8-18 14:46:48

坐等答案

cml_l 发表于 2020-8-18 14:59:24

我也想知道答案如何
页: [1] 2 3 4
查看完整版本: AD18中这两个叠在一起不报错，这是怎么做出来的，求大神