leslie_aqiang
发表于 2021-2-1 08:59:55
在高速设计中，如何解决信号的完整性问题？
信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。
花儿与少年
发表于 2021-2-1 09:04:18
hgf000
发表于 2021-2-1 09:58:28
加油 欧利给
feng123456
发表于 2021-2-1 22:28:14
高天原
发表于 2021-2-2 08:09:54
shakencity
发表于 2021-2-2 08:59:22
cloudie2000
发表于 2021-2-2 09:04:29
扫盲式发帖
lik818
发表于 2021-2-2 10:17:54
nj20044
发表于 2021-2-4 00:37:38
页:
[1]