xihui 发表于 2014-3-29 10:01:31

modersim-alter 仿真报错

Warning: (vdel-6) -- Waiting for lock by "Administrator@WIN-9HLFNUT17S0". Lockfile is "E:\HDL\verilog\count\simulation\modelsim\rtl_work/_lock

woailele4321 发表于 2014-3-29 10:15:36

不知道什么原因，学习学习

thanky0u58 发表于 2014-3-29 10:58:40

学习！

longxuekai 发表于 2014-4-17 11:14:52

Warning: 是错误？？？

nj20044 发表于 2020-5-15 08:22:14

页: [1]
查看完整版本: modersim-alter 仿真报错