一个基于FPGA的数字秒表

lzj781219 · 发表于 2013-10-28 15:28:13

[/free]
1.3 设计指标
设计一个基于FPGA的数字秒表的具体化技术指标如下。
1．有启/停开关，用于开始/结束计时操作
2．表计时长度为59.分59.99秒，超过计时长度，有溢出则报警，计时长度可手动设置。
3．置复位开关，在任何情况下只要按下复位开关，秒表都要无条件进行复位清0操作。
4．用FPGA器件实现，用VHDL语言编程，并进行下载，仿真。

1.4 本文工作

详细分析课题任务，对数字系统设计的历史和现状进行分析，并对数字秒表的VHDL设计原理进行了深入的研究，并将其综合。本文设计了一个基于FPGA的数字秒表，设计选用ALTERA公司的FPGA芯片FLEX10K系列的EPF10K10LC84-4，在开发软件MAX+PLUS2进行输入、编译、综合、仿真并下载到在系统可编程实验板中测试实现。信号源是由实验板上的时钟信号经分频而得到的0.0 1 秒信号。

而我采用了 EDA 技术 ,整个设计仅分两步:首先，在MAXPLUSⅡ开发工具中 ,先用 VHDL语言分别编写出以上几个模块的文本文件 (称为底层文件) ,并将它们分别转换成相应的器件 ,然后分别进行时序仿真 ,每个器件的时序仿真结果与设计要求一致；然后，再将这几个模块共相关芯片按电路设计图连接起来，形成顶层文件后进行整个系统的综合 ,并将整个数字秒表作为一个器件进行时序仿真。仿真完成后，将程序下载到大规模可编程逻辑器件EPM7128SLC84-15中，确定引脚的功能，即可实现数字秒表的芯片化。[free]

购买主题本主题需向作者支付 10 枚金币 才能浏览

《《《点击这里展开全文》》》