我们从2011年坚守至今,只想做存粹的技术论坛。  由于网站在外面,点击附件后要很长世间才弹出下载,请耐心等待,勿重复点击不要用Edge和IE浏览器下载,否则提示不安全下载不了

 找回密码
 立即注册
搜索
查看: 1876|回复: 2

[老师分享] PADSLogic提示: Connection can't tie into bus琀栀椀猀眀愀礀怎

[复制链接]
  • TA的每日心情
    开心
    2024-9-20 19:45
  • 签到天数: 2 天

    [LV.1]初来乍到

    6230

    主题

    9495

    回帖

    20万

    积分

    管理员

    积分
    205448

    原创先锋奖终身成就奖优秀斑竹奖宣传大使奖社区居民社区明星社区劳模最爱沙发新人进步奖忠实会员金点子奖特殊贡献奖

    发表于 2014-11-22 12:05:52 | 显示全部楼层 |阅读模式
    元器件的端子栅格必须与原理图的相同
    你的设计栅格不匹配    你重新画下这个原件的封装图。  让元器件的端子栅格和原理图的一样就好了。

    另外画线的栅格 要跟总线的栅格一至。不然容易出这个问题。
    回复

    使用道具 举报

    水很深我 该用户已被删除
    发表于 2014-11-23 09:10:58 | 显示全部楼层
    回复

    使用道具 举报

    该用户从未签到

    0

    主题

    13

    回帖

    21

    积分

    一级逆天

    积分
    21

    社区居民终身成就奖

    QQ
    发表于 2015-10-28 17:45:03 | 显示全部楼层
    原理图的栅格和PCB的栅格有毛子关系?
    回复

    使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则

    论坛开启做任务可以
    额外奖励金币快速赚
    积分升级了


    Copyright ©2011-2024 NTpcb.com All Right Reserved.  Powered by Discuz! (NTpcb)

    本站信息均由会员发表,不代表NTpcb立场,如侵犯了您的权利请发帖投诉

    平平安安
    TOP
    快速回复 返回顶部 返回列表