看了看回复，没人好好说，我念叨几点：
1、如果你做4层板，USB阻抗目标是90R，不光要看线宽线间距，还要看你的层压，比如7628标准，2313标准等，所谓层压主要是介电常数、PP层厚度，可以用si9000算一下，上下10%误差无所谓；
2、同一个USB口的两对U3差分线按说最好等长，相对短的一对走蛇形线把距离浪费出去，但事实上你这么短的走线是没关系的；兼容U2的那一对无所谓；一对差分线内部长度相差几十mil也问题不大的；
3、阻抗设计如果参考地是中间层（看你应该是表层走线），那么表层的铺地距离差分线可以三倍以上线间距，这也可以在si9000里面算，也可以放远一点就不算了；
4、电源线并不是说一定要多粗，从电源芯片出来到817的电源入口，保证了电阻足够小就行，片脚电容要尽量离IC近，走线的电阻简单计算：长度/宽度*0.5mR，一般表层1OZ覆铜这么估算就可以。电源线细的地方尽量短，长的地方再放宽，就没啥问题了。
再补充几点：
1、AD走差分线，个人觉得最好不要让她自动帮你终结走向直插焊盘的差分线，AD往往最后给你进焊盘的姿势特别难受，你的图中就有几处是这样的；最后那点自己拉，以垂直圆型焊盘切线且穿过切点的姿势进去就比较好，愿意TE加上泪滴也可以，可以防止特别细的线承受应力突变；
2、假如你走四层板，顶层走差分线，那么注意第二层也就是紧挨着走线的那层尽量全面铺地，铺地不要被打断，如果铺地不连续，相当于阻抗控制突变了，但是图中看不到中间层，我只是唠叨一下；
3、如果你是2层走线，那就属于玩票做法，当然也能走过去，si9000也能帮你算，如果你是1.6板厚，在si9000里一般算1.5，PCB厂负偏差的居多，背面铺地尽量保证伴随差分线连续有铺地，宽度至少3~5倍差分线的线间距，其他地方可以打断，越少越好；
4、你这里好像不涉及差分线打过孔翻面，假如日后遇到了，si9000也能帮你算，过孔的直径、孔间距；也可以看一些大厂的参考设计，台系的RealTek、MTK还有大陆的华为、RK都会帮用户省钱，出一些2层板走差分线的参考设计，比如hi3516、RTL路由交换等等我都见过官方的2层走线参考。
看着挺好的
看热闹